AMD EPYC “Venice”处理器是首批搭载全新Zen 6架构的产品。近期测试显示，该系列芯片在性能上可与Nvidia Vera抗衡，并展示了Zen 6相较于Zen 5的全面演进，为明年面向消费级市场的Olympic Ridge发布奠定基础。Zen 5是对Zen核心的重构，而Zen 6则在此基础上进行了全方位扩展。
Zen 6微架构：IPC提升27%，采用台积电N2P工艺
Zen 6基于台积电N2P节点打造，这是N2工艺的优化版本。相比Zen 5使用的N3E工艺，N2P在同等功耗下速度提升18%，或在同等速度下功耗降低36%，密度提升15%。
在企业、云和AI工作负载中，Zen 6的每时钟周期指令数（IPC）平均提升27%。这一数据源于固定频率下Zen 5与16核Zen 6c的对比。Zen 6并非彻底的架构重设计，而是对Zen 5基础的深度增强。
前端方面，Zen 6保留了双4宽解码管道和8分发能力，但改进了分支预测单元（BPU）和操作码缓存。BPU返回地址堆栈从52项增至64项；操作码缓存从6K项恢复至6.75K项，每周期可提供多达18个微操作（Zen 5为12个）。
执行引擎方面，Zen 6拆分了整数调度器，提供96个共享ALU/AGU条目和48个专用ALU条目（Zen 5为88/56），并将物理寄存器文件扩展至352项（Zen 5为240项）。向量执行引擎原生支持半精度AVX-512 FP16指令，无需转换；FP加载带宽支持两次512位或四次256位加载。此外，加载队列和存储队列分别增至80项和128项。
CCD与平台升级：核心密度翻倍，SP7/SP8插座登场
Zen 6 CCD的核心密度显著提升。标准Zen 6 CCD最高集成12核（Zen 5为8核），Zen 6c CCD最高集成32核（Zen 5c为16核）。Zen 6c的每核L3缓存从2MB翻倍至4MB，单CCD总L3缓存达128MB，是Zen 5c的四倍。标准Zen 6 CCD的最大频率从5GHz提升至5.3GHz，Zen 6c从3.7GHz提升至4.1GHz。
平台方面，AMD推出SP7和SP8两种新插座，取代原有的SP5。Venice芯片最多可集成8个CCD，Zen 6c版本可达256核。
SP7插座尺寸为76x80mm，采用双IOD设计，支持16通道内存。在使用MRDIMM时，内存速度高达12,800 MT/s，带宽达1.6 TB/s；使用RDIMM时速度为8,000 MT/s，带宽为1 TB/s。PCIe 6.0通道方面，单路配置提供96条，双路配置最多128条。
SP8插座尺寸为62.5x80mm，专注于企业市场，支持8通道内存，带宽略低，但每个插槽提供128条PCIe 6.0通道，双路配置总计192条。两个平台均支持CXL 3.1。
新功能：UPP电源管理与MEXT内存扩展
AMD引入了多项管理功能。统一电源配置（UPP）可根据工作负载分配平台电源，使机架服务器数量增加的同时降低整体功耗。基于利用率的电源缩放（UBPS）动态调整电源，缩小配置功率与实际消耗之间的差距。频率自适应频谱技术（FAST）允许在单个插槽内实现不同性能层级，例如部分核心运行在高频“高端”模式，其余核心运行在低频“批量”模式。
Venice还初步支持MEXT技术，利用闪存扩展DRAM容量。通过AI模型预测页面需求，MEXT可在仅使用50%系统DRAM的情况下维持95%的应用性能；即使DRAM降至25%，仍能保持80%的性能。该技术目前通过Linux内核模块交付，适用于特定工作负载。
性能实测：EPYC 9996与9686F表现强劲
测试涉及两款双路服务器芯片：高密度EPYC 9996（256核/512线程，TDP 600W）和高频EPYC 9686F（96核/192线程，TDP 500W，加速频率5GHz）。
在SPEC CPU 2026 intrate吞吐量测试中，双路EPYC 9996（1024线程）比双路EPYC 9965（768线程）高出93%。EPYC 9686F在双路配置下比EPYC 9755领先19%，并比Nvidia Vera CPU领先17%。
在浮点性能（fprate）方面，Zen 6芯片得分较Zen 5翻倍。EPYC 9686F比Nvidia Vera领先40%。Intel Granite Rapids-AP在此项测试中表现不及预期，尽管其市场需求依然旺盛。
总体而言，AMD通过Venice设定了极高的性能门槛，尤其是在对抗Nvidia Vera的竞争中占据优势。随着明年Venice-X和Verano平台的推出，这一优势有望进一步扩大。