赛灵思（Cadence）、新思科技（Synopsys）和西门子EDA（Siemens EDA）主导着芯片设计软件市场。随着人工智能技术的快速迭代，这些巨头的电子设计自动化（EDA）智能体在2026年迎来显著升级。推理模型的引入加速了从芯片规格到可制造布局的转化过程：Cadence推出ChipStack超级智能体，Synopsys发布AgentEngineer，Siemens则推出了Fuse EDA AI智能体。
Cadence在2026年6月的Computex大会上宣称，其智能体已达到“5级自主性”。Cadence战略与新业务高级集团总监Rob Knoth指出，该演示属于“特定领域内的受限5级”，而大部分技术仍处于“高级4级”水平。Synopsys表示，其3月展示的规格到寄存器传输级（RTL）工作流达到“L4”水平，随后声称其长视界智能体具备L5能力。Siemens的智能体于3月发布，并在7月宣布了“自我验证”循环。此外，芯原股份（Empyrean）董事长刘卫平9月表示，其智能体将一项布局任务的时间从四周缩短至一周。
从辅助到闭环：自主性阶梯的营销与现实
尽管各家厂商对智能体功能的描述具体，但衡量标准尚不统一。多数速度提升数据来自供应商或其客户，常附带“高达”或“早期评估”等限制条件，且基线测量方式各异。Synopsys提到的评估方AMD仅提供了背书，未发布详细分析。
行业进展大致遵循三个代际：从2020年的强化学习，到2023年的生成式AI，再到2025-2026年的开放智能体AI堆栈。无论Cadence的L1-L5分级，还是Siemens的非编号体系，核心逻辑一致：智能体依赖经过验证的确定性EDA引擎（如Xcelium、Calibre等）检查中间结果，形成迭代循环。Synopsys强调，“人类工程师必须始终处于循环中”。这种分级在某种程度上是营销架构，底层均指向相同的自动化闭环。
前端设计：代码生成的效率跃升
目前的效率增益主要集中在前端设计和验证阶段，即从RTL到验证后设计的转换。由于RTL、测试平台和断言均为代码形式，大语言模型在此领域表现优异。智能体可并行运行仿真，快速做出通过/失败决策，将原本耗时的人工分类处理自动化。
Synopsys声称，与其非智能体工作流相比，RTL验证速度可提高多达50倍，覆盖率提升20%。Cadence则表示，ChipStack可将典型的五周验证循环缩短至不到一天，速度提升超40倍，早期用户包括Altera、Nvidia和Qualcomm。Siemens的Questa One Agentic工具包包含五个独立智能体，联发科称其获得了“即时且显著”的收益。然而，这些数据多为供应商内部对比，且回归循环本身已高度自动化，实际增益需理性看待。
后端实现：物理约束下的艰难突破
转向后端实现时，挑战显著增加。此阶段涉及几何和物理计算，而非纯代码，受限于算力。Cadence指出，部分工具运行需数天至数周，AI在此更多用于运行并行实验而非直接决策。Cadence的InnoStack和ViraStack据报可将生产力提高3-10倍。Synopsys的实现智能体有助于减少手动工作量并优化时序、功耗和面积。Siemens的Solido工具被意法半导体证实可大幅缩短调试时间。芯原股份则称其3D验证时间从两三个月缩短至不足一个月。
信任与安全：沙箱中的智能体
智能体的核心问题是信任。关键检查点仍由人工验证，内部循环则依赖确定性引擎确保结果可信。Siemens的“自我验证”指智能体持续针对物理引擎验证决策；Cadence的超级智能体行动锚定于其验证引擎，并在Nvidia OpenShell沙箱中运行以防失控；Synopsys的调试智能体则通过日志分析和波形核对来证明Bug修复。
目前，主流EDA智能体多运行于Nvidia Nemotron模型及OpenShell沙箱之上，以保护知识产权并确保行为可控。Nvidia近期推出的Open Agent Safety Platform进一步增强了监控能力。Cadence和Synopsys均强调，防止智能体访问未经授权数据至关重要。
早期访问阶段：商业化前夕的观望
截至2026年，多数智能体平台仍处于早期访问或评估阶段，尚未有通用产品大规模部署。Synopsys承诺年底前推出通用版本，Cadence的AuraStack也计划在今年上市。尽管宣称增益显著，但行业仍缺乏独立的第三方基准测试。随着智能体向更高自主级别迈进，建立统一的评估标准、验证真实客户案例中的实际产出，将成为下一步的关键。